摘 要：本系統采用AVR單片機作為系統的核心，由數據采集模塊、存儲模塊、控制模塊、按鍵及LCD顯示模塊等組成，該系統實(shí)現了將示波器和邏輯分析儀集成在一起，其中示波器部分最高采樣頻率可達60MSa/s，垂直靈敏度從5V/div到10mV/div共9擋，水平掃描速度從50ms/div到250ns/div共8擋，邏輯分析部分為16通道，最高采樣頻率為10MSa/s，利用多CPU技術(shù)在LCD上顯示信號。
關(guān)鍵詞：?jiǎn)纹瑱C；示波器；邏輯分析儀
中圖分類(lèi)號：TP216 文獻標識碼：A 文章編號：1674-7712 （2013） 12-0000-02
目前在全國大多數高校實(shí)驗室的實(shí)驗臺上并無(wú)示波器模塊和邏輯分析儀模塊，如果在實(shí)驗臺外配備示波器、邏輯分析儀等儀器，將會(huì )增加實(shí)驗室的經(jīng)濟壓力，且操作麻煩。而直接將示波器、邏輯分析儀直接集成在實(shí)驗臺上，可使實(shí)驗結果直觀(guān)明了的顯現在實(shí)驗者面前，相比于在外部配置示波器、邏輯分析儀等設備的方法成本方面將低得多，更有利于在實(shí)驗室中推廣。而且該綜合測試儀，結構簡(jiǎn)單，可以滿(mǎn)足高校的教學(xué)需求。
一、系統總體方案設計
以MCU1主控單片機ATmega64和MCU2、MCU3從控單片機ATmega8-16AU作為控制、數據處理的核心，示波器模塊的輸入信號經(jīng)過(guò)程控放大器的衰減或放大至ADS830E的輸入信號范圍（1.5V至3.5V），然后分兩路，一路送給ADS830E，實(shí)現數據的采集，一路送給整形電路，以便MCU2測頻率。邏輯分析輸入信號經(jīng)過(guò)AD7829采集，轉換成數值，與MCU3設定的門(mén)限值比較輸出邏輯電平。通過(guò)SPI通信接收MCU2、MCU1的發(fā)送數據，并處理顯示在LCD上。系統框圖如圖1所示。
二、系統硬件設計
（一）示波器模塊
（1）程控放大模塊
信號輸入后通過(guò)繼電器選擇其耦合方式，選用先衰減0.5或0.05倍，緩沖后放大-2或-0.8或-4倍，最后選擇放大1倍或10倍，控制相應的繼電器即可實(shí)現9擋放大倍數，即9擋垂直靈敏度。本電路中選用高速運算放大器LM6172雙運放，帶寬為100MHz，壓擺率為3000V/us，每通道消耗電流為2.3mA，輸出電流達50mA，能滿(mǎn)足電路的要求。
（2）AD轉換、存儲電路
數字示波器中最重要的就是AD轉換電路，將輸入的模擬信號轉換為數字信號存入存儲器。根據奈奎斯特定理，采樣頻率至少是被測頻率的2倍，而在此處采樣頻率至少為被測信號的5到8倍，否則無(wú)法恢復信號的波形。本電路采用的是BB公司的8位高速AD轉換器ADS830E，采樣頻率為10KSa/s至60MSa/s，經(jīng)實(shí)驗發(fā)現在頻率1K以下也可以正常工作，既可以滿(mǎn)足設計要求。AD轉換電路如圖2所示。
（3）時(shí)鐘電路
時(shí)鐘產(chǎn)生電路為AD轉換器提供時(shí)鐘信號，分別為60MHz、30MHz、6MHz、600kHz、60kHz、6kHz、600Hz，共8種，采用60MHz的溫度補償有源晶振提供基準時(shí)鐘信號，實(shí)現過(guò)程如圖3所示。
（4）MCU2單片機控制和信號整形電路
MCU2負責測量由觸發(fā)器構成的整形電路輸出的信號的頻率，即被測信號的頻率，并控制程控放大器，將頻率、水平掃速、垂直靈敏度等參數通過(guò)SPI總線(xiàn)發(fā)送給MCU1。
（二）邏輯分析儀模塊
該模塊由數據采集前的阻抗變換、采集電路、MCU3單片機控制處理模塊組成。每一通道的輸入通過(guò)運放LM310構成的緩沖器，提高輸入阻抗。用兩片8通道8位的高速AD變換器AD7892將16路模擬信號進(jìn)行轉換。該芯片最大吞吐量為2MSPS，內置一個(gè)2.5V片內基準電壓源，一個(gè)采樣保持放大器，一個(gè)420ns的8位半快速型ADC和一個(gè)高速并行接口。在此設計中AD7829將模擬信號轉換為數字信號，與MCU3單片機預設的門(mén)限電壓比較即可得邏輯電壓，通過(guò)SPI串口通信和MCU3單片機的控制將16路邏輯電平串行發(fā)送給MCU1單片機。邏輯分析部分設有操作旋鈕，門(mén)限電壓值由此調節，經(jīng)過(guò)AD轉換后輸入單片機，進(jìn)而比較得每路的邏輯電平。
（三）MCU1主控單片機LCD顯示處理電路
MCU1主控單片機ATmega64的PD口與存儲器的八個(gè)數據口相接，PB口接SPI通信的MISO、SS、CLK，控制與MCU2、MCU3的通信，PC、PE口連接LCD的端口，通過(guò)程序的控制LCD顯示波形。電路圖如圖4所示。
三、結束語(yǔ)
此系統的結構簡(jiǎn)單，主要用于電子實(shí)驗臺的數據測試和波形顯示。其中用軟件實(shí)現示波器部分的同步觸發(fā)以及邏輯分析部分的隨機觸發(fā)，降低了電路的復雜性，能滿(mǎn)足電子學(xué)實(shí)驗的要求，相對于現在的實(shí)驗臺有了更大的改進(jìn)，人機界面更好。
參考文獻：
[1]殷瑞祥.電路與模擬電子技術(shù)[M].北京：高等教育出版社，2004.
[2]趙茂泰.智能儀器原理及應用[M].北京：電子工業(yè)出版社，2004.
[3]黃任，楊芳芳，張萬(wàn)能.簡(jiǎn)易邏輯分析儀（D題）[J].電子世界，2004.
[4]江波，葉麗.基于51單片機的簡(jiǎn)易邏輯分析儀[J].廣西大學(xué)學(xué)報，2008.
[5]譚博學(xué).集成電路原理及應用[M].北京：電子工業(yè)出版社，2011.
