摘 要：本文介紹了一種針對集成電路產(chǎn)品進(jìn)行品質(zhì)檢驗的測試系統。該測試系統包括待測裝置、聯(lián)合測試（JTAG）接口，以及掃描鏈電路。掃描鏈電路包含多個(gè)掃描鏈，且耦接至待測裝置以及聯(lián)合測試接口，其中每一掃描鏈包括多個(gè)掃描D型觸發(fā)器。電子裝置耦接聯(lián)合測試行動(dòng)小接口，以對待測裝置進(jìn)行測試。該方法適用性強，結果可靠。
關(guān)鍵詞：集成電路；測試；兼容聯(lián)合；系統
DOI：10.16640/j.cnki.37-1222/t.2017.24.103
1 引言
在集成電路（IC））制造工藝里，皆存在著(zhù)去偽存真的需要，所以需要使用集成電路自動(dòng)測試系統（Automatic Test System）檢測集成電路功能的完整性，篩選殘次品，防止進(jìn)入下道工序，確保集成電路生產(chǎn)制造品質(zhì)，減少冗余的制造費用[1]。
集成電路自動(dòng)測試系統的功能之一是進(jìn)行掃描測試（Scan testing），掃描測試是一種在集成電路上配置掃描鏈（scan chain）檢測集成電路內部邏輯關(guān)系的測試方法，例如檢測集成電路內部是否存在短路、開(kāi)路、延遲等。
然而，集成電路自動(dòng)測試系統極其復雜昂貴且需要在固定場(chǎng)地與測試環(huán)境使用專(zhuān)用計算機，因此在需要進(jìn)行掃描測試的待測集成電路較多的情況下，影響集成電路設計生產(chǎn)周期[2]，因此需要開(kāi)發(fā)一種能夠兼容但不完全依賴(lài)集成電路自動(dòng)測試系統的掃描測試功能的另一掃描測試系統。
2 測試方法
有鑒于上述問(wèn)題，開(kāi)發(fā)一種兼容聯(lián)合測試（JTAG）接口進(jìn)行集成電路掃描測試的測試系統顯得非常有必要。該測試系統可以兼容聯(lián)合測試模式和集成電路自動(dòng)測試模式，該測試系統包括處理器，接口轉換器，以及電路板，其中處理器通過(guò)接口轉換器與電路板實(shí)現數據交換。該電路板包括聯(lián)合測試接口，集成電路自動(dòng)測試系統接口，第一寄存鏈電路，第二寄存鏈電路，待測集成電路；以及掃描鏈電路。
2.1 聯(lián)合測試
當該測試系統處于聯(lián)合測試模式，電路板包括的第一寄存鏈電路選擇來(lái)自聯(lián)合測試接口的數據，輸出至上述掃描鏈電路和上述待測集成電路，以及電路板包括的第二寄存鏈電路，也將自?huà)呙桄滊娐帆@得的測試數據向聯(lián)合測試接口輸出。
2.2 自動(dòng)掃描測試
當該測試系統處于集成電路自動(dòng)測試模式，該第一寄存鏈電路選擇從集成電路自動(dòng)測試系統接口接收數據，輸出至上述掃描鏈電路和上述待測集成電路，以及第二寄存鏈電路也向集成電路自動(dòng)測試系統接口輸出第二數據。
2.3 結果判斷
（1）當處理器接收掃描測試結果，判斷待測集成電路內部是否有故障點(diǎn)，當處理器判斷待測集成電路沒(méi)有故障點(diǎn)，判斷待測集成電路為合格電路。
（2）當處理器判斷待測集成電路有故障點(diǎn)，判斷待測集成電路為故障電路，處理器根據掃描測試結果溯源至待測集成電路，生成一模型，并標注故障點(diǎn)位置，以便用戶(hù)決定是否修理。
3 系統搭建
處理器通過(guò)接口轉換器連接于電路板，向JTAG接口寫(xiě)入數據Data，JTAG接口分別連接至第一寄存鏈電路以及第二寄存鏈電路，向第一寄存鏈電路輸出數據TDI，并自第二寄存鏈電路讀取數據TDO。第一寄存鏈電路連接于待測集成電路，向待測集成電路輸出模式控制信號MCtr，該模式控制信號MCtr用于控制待測集成電路在需要的模式下。第一寄存鏈電路連接于掃描鏈電路，向掃描鏈電路輸出時(shí)鐘信號Gclk和初始化信號Rst。該第一寄存鏈電路還連接于第二寄存鏈電路，向第二寄存鏈電路灌入數據TDI促使第二寄存鏈電路輸出信號TDO。掃描鏈電路分別連接于待測集成電路，第二寄存鏈電路，以及第一寄存鏈電路。掃描鏈電路接收第一寄存鏈電路傳過(guò)來(lái)的數據，在第一寄存鏈電路傳過(guò)來(lái)的數據催動(dòng)下讀取待測集成電路內部邏輯關(guān)系，并將測試結果SData1-SDataM輸出至第二JTAG寄存鏈電路。此時(shí)，第一寄存鏈電路向第二寄存鏈電路灌入數據TDI促使第二寄存鏈電路不斷輸出測試結果TDO至JTAG接口。
對待測集成電路進(jìn)行掃描測試時(shí)，處理器通過(guò)接口轉換器向JTAG接口傳送的數據Data包括了測試模式選擇信號TMS、測試時(shí)鐘信號TCK、測試重置信號TRST，以及測試數據輸入信號TDI。JTAG接口接收數據Data，并將數據Data中的測試數據輸入信號TDI分配至第一寄存鏈電路，輸入信號TDI內還包含了模式控制信號MCtr、時(shí)鐘信號Gclk和初始化信號Rst，對待測集成電路以及掃描鏈電路進(jìn)行設置及初始化。輸入信號TDI內還包含了其他數據，催動(dòng)掃描鏈電路讀取待測集成電路的內部邏輯關(guān)系，并向第二JTAG寄存鏈電路傳輸掃描測試結果SData1-SDataM。第二JTAG寄存鏈電路將掃描測試結果SData1-SDataM順序排列，并輸出信號TDO至JTAG接口，在JTAG接口內部處理成最終輸出信號TDOL，該最終輸出信號TDOL再通過(guò)接口傳至處理器。
4 小結
綜上，本文所提出的測試系統，兼有ATE測試與JTAG測試兩種模式，適應面更廣。用戶(hù)可以在待測集成電路較多或較大的時(shí)候，通過(guò)處理器，例如個(gè)人計算機，在任何地方直接對待測集成電路進(jìn)行掃描測試，并利用生成的模型直觀(guān)判斷待測集成電路的狀態(tài)。用戶(hù)也可以在待測集成電路較少或較小的時(shí)候，直接使用ATE測試系統完成對待測集成電路的全功能測試。
參考文獻：
[1]祝雪菲.集成電路低功耗掃描測試方法的研究與應用[D].北京工業(yè)大學(xué)，2015.
[2]吳春蕾.集成電路失效分析中缺陷快速精確定位技術(shù)及實(shí)驗研究[D].天津大學(xué)，2015.
作者簡(jiǎn)介：沈冬梅（1985-），女，江蘇徐州人，本科，助理工程師，從事微波射頻方面的研究。
